讓高畫素留下細節|高解析 CMOS 影像感測技術|灃郁技術媒合

讓高畫素留下更多細節
高解析CMOS 影像感測技術媒合

從感測器核心設計出發 探索高解析影像產品的開發機會 

FZ高畫素 CMOS 技術封面

照片放大後的紋理、裁切後的小字、檢測畫面中的細微差異,都是高解析影像的價值所在。對正在開發影像產品的廠商,如何保留這些資訊,同時讓讀出電路負擔得起,是值得從架構重新思考的問題。

灃郁本次推介的是 Eagle VisionTek 的 CMOS 影像感測器(CIS)專利架構技術。本技術已取得台灣、中國及美國三國發明專利,包括台灣專利專利授權公告號: I701948、中國專利授權公告號:CN112243097B,以及美國專利授權公告號 US 11,290,672 B2。

CIS 是將光線轉換成影像訊號的核心元件;這項技術將高解析度的拜爾(Bayer)感測陣列劃分為多個同步運作的區域,透過平行低頻率讀出,在保留原生 Bayer 高解析度畫素資訊的同時,降低各讀出通道所需的工作頻率。


生活或產業痛點  高畫素增加之後 讀出架構也要跟上

在相同影格率下,畫素數增加,代表感測器必須在有限時間內讀取與處理更多資料。廠商除了提升畫素規格,還需要面對讀出頻率、雜訊、功耗與資料傳輸的設計取捨。

技術特點  保留原生畫素資訊 讓多條通道一起工作

分區同步運作 降低每條通道的讀出負擔

將同一感測陣列分成多個區域,透過平行處理,由各通道分擔讀取工作。Bayer 是紅、綠、藍濾色片的排列方式;本技術保留各取樣位置的資訊,供後續整合成高解析影像。

整合各區資料 輸出連續的高解析影像

各區訊號經類比數位轉換器(ADC)處理後,存入畫面緩衝器,再由控制電路依影像順序讀出,整合為連續的資料流。架構包含 MIPI 輸出介面的整合方向,供影像系統開發評估。

協調分區掃描時序 處理交界畫面的時間落差

相鄰區域採相反的逐行掃描方向,協調滾動快門在分區交界的時間差,作為降低交界畫面不連續感的設計方式。 

與傳統像素合併技術的差異

像素合併(Pixel Binning,也稱畫素合併)與 本次推介的技術架構,對讀出工作採取不同處理方式:前者將多個畫素訊號合成較少的輸出畫素;後者以多條平行通道分攤工作,保留原生 Bayer 的空間採樣資訊。

比較重點

傳統像素合併模式

本次推介的技術架構

資料如何處理將相鄰同色畫素分組合併,減少該模式的輸出畫素與資料量。多個區域同步運作,以平行低頻通道讀取原生畫素資訊。
感光與細節取捨有助改善低光感光表現,但該模式的獨立空間採樣與輸出畫素數減少。保留原生 Bayer 的取樣位置資訊,由多條通道分擔讀出工作,降低各通道所需頻率。
產品開發著眼點依拍攝情境選擇感光表現、輸出解析度與資料處理量。評估高解析資訊保留、每通道頻率及鏡頭與感測器的整合。

比較對象為像素合併模式。部分 Quad Bayer 感測器亦能提供全畫素或重排(remosaic)高解析輸出。


讓高解析鏡頭取得的細節 有機會更完整地留下來

高解析鏡頭需要相應的感測與讀出架構配合。保留原生 Bayer 空間資訊,提供了發揮鏡頭解析能力的開發方向;廠商可將鏡頭、感測器與影像處理一起評估,把裁切、放大與細節保留做成可驗證的產品賣點。

48MP 以上產品的開發方向與畫素數比較

本次媒合以 48MP(4,800 萬畫素)以上 CIS 為重點,關注原生資訊保留與高解析輸出的開發需求。其他解析度的產品,也可依架構與應用需求洽談評估。

在相同標稱原生畫素數下,全畫素輸出與指定合併模式的理論畫素數,可作以下比較:

原生畫素數

指定合併模式與理論輸出

全畫素相對合併
輸出的畫素數比值

48MP
4,800 萬畫素

Quad Bayer 4 合 1
48 ÷ 4 = 12MP

4 倍

100MP
1 億畫素

9 合 1
100 ÷ 9 ≈ 11.11MP

9 倍

200MP
2 億畫素

16 合 1
200 ÷ 16 = 12.5MP

16 倍


應用場景  從使用者看得見的細節開始開發

手機攝影與高解析相機:針對照片局部放大、重新裁切與構圖,評估保留原生畫素資訊的價值,並與高解析鏡頭及影像處理流程共同開發。

工業檢測與 AI 視覺:可延伸評估零件表面紋理、細小字元與瑕疵輪廓等場景,先確認所需細節尺度、照明與影像更新速度,再測試是否符合判讀需求。

固定式監控與影像回看:可評估大範圍取景後的局部檢視需求,並以實際場景測試低光、動態與細節保留表現。


適合媒合廠商  您的公司可以從哪裡切入

這項技術的合作價值,在於為新一代感測器與影像產品增加架構選擇。CIS 設計團隊可從讀出電路切入;模組與品牌端則可提出需要保留的細節、裁切與影像規格,由設計端共同驗證。

如果您是

您可以

CIS 設計與具開發能力的製造廠商從感測陣列分區、ADC 與讀出架構切入,評估新一代 CIS 或影像 IP 整合。
讀出電路與影像 IC 設計團隊參與訊號轉換、畫面緩衝與輸出控制開發,確認介面、晶片面積與系統整合需求。
相機模組與光學廠商結合鏡頭與感測器的解析能力,與 CIS 供應商共同驗證裁切、放大及細節表現。
手機品牌與工業影像設備商提供具體使用場景、目標規格及成本條件,評估是否能形成產品差異與開發效益。

 本技術需在感測器及讀出電路設計階段導入。合作評估可從模擬與試作開始,檢視畫質、影格率、功耗及成本,據此決定後續開發投入。


聯繫灃郁  帶著產品需求 找到技術合作的切入點

如果您的團隊正在規劃高解析 CIS、相機模組或影像產品,歡迎聯繫灃郁,提供應用產品、目標解析度與影格率,以及目前開發階段,洽詢CMOS 影像感測的技術交流、共同開發與專利授權媒合。

灃郁結合技術媒合、專利運營與專利加值服務,協助企業釐清導入需求、評估專利價值與合作條件,對接技術團隊,推進適合的產品開發合作。

 

🔎聯繫灃郁技術媒合|探索技術合作機會


延伸閱讀